Die Digitalisierung führt zu einem weltweiten Anstieg der Nachfrage nach Mikrochips. Darüber hinaus führen die Verkürzung der Produktlebenszyklen vieler elektronischer Produkte und die hohe Vielfalt kundenspezifischer Komponenten zu steigenden Anforderungen für die High-Mix-Low-Volume-Halbleiterfertigung (HMLV). Daneben erfüllen Mikrochips zunehmend sicherheitsrelevante Funktionen und ihre Qualität ist von besonderer Bedeutung, wobei der Wettbewerb gleichzeitig den Kostendruck erhöht.

Ziele und Vorgehensweise

Das Projekt Autonomous Integrated Scheduling for Semiconductor Industry (AISSI) zielt darauf ab, neue KI-basierte Ansätze für die HMLV-Halbleiterfertigung zu entwickeln und diese dort zu integrieren und anzuwenden. Durch die Anwendung von Reinforcement Learning (RL) sollen europäische Halbleiterhersteller im Rahmen einer autonomen und kontinuierlichen Verbesserung der integrierten Produktions- und Wartungsplanung einen Wettbewerbsvorteil in Bezug auf Kosteneffizienz, Ausbringungsmengen und Produktionsqualität erlangen. Die Kerninnovation des Forschungsprojekts ist ein grundlegend neues System für die Produktions- und Wartungsplanung in der Halbleiterfertigung. Das Konzept setzt auf eine neue Ebene der Interaktion zwischen Expertise (menschliches Expertenwissen) und KI-Methoden (die auf Basis menschlicher Experteneinschätzung individuelle Vorteile identifizieren) und ermöglicht so ein neues, flexibles Maß an Integration, Autonomie, Qualität und Effizienz im Produktionssystem. Diese neue Interaktionsebene wird als semantisch und physikalisch inspiriertes System ganzheitlicher Informationen realisiert, das eine neue Ebene der Echtzeitfähigkeit und Informationskonsistenz unterstützt und eine hocheffiziente "Plug-in-Fähigkeit" für neue innovative KI-Methoden ermöglicht.

Das Ziel ist die Entwicklung von Modellen auf Basis von Deep Reinforcement Learning (DRL) für die integrierte Planung von Produktionsaufträgen und Wartungsaktivitäten sowie deren Transfer in die Praxis. Basierend auf den Zielen und Herausforderungen der in der Halbleiterfertigung tätigen Konsortialpartner, spezifizieren wir geeignete Zielfunktionen für das Training eines DRL-Agenten. Der DRL-Agent wird in einer Referenzsimulationsumgebung trainiert und seine Leistungsfähigkeit anhand verschiedener Vergleichsmodelle evaluiert. Insbesondere werden die Bedingungen, unter denen zufriedenstellende Lösungen gefunden werden sowie der Zusammenhang zwischen der Qualität der gefundenen Lösungen und der benötigten Rechenleistung untersucht.